


**Interfaces asociadas con un
Conmutador Digital**

Sr. H. Leijon, UIT



**UNION INTERNATIONALE DES TELECOMMUNICATIONS
INTERNATIONAL TELECOMMUNICATION UNION
UNION INTERNACIONAL DE TELECOMUNICACIONES**





Conmutación Digital

1. Introducción
2. Descripción de bloque de un Selector de Grupo Digital
3. La red de conmutación digital

1. INTRODUCCION

La tecnología digital está constantemente disminuyendo el costo de las soluciones de los problemas de telecomunicaciones. Por razones económicas, se introdujo ampliamente la transmisión MIC (Modulación por impulsos codificados, PCM) durante los años 60. La transmisión de conversaciones entre las centrales, se logró poniendo voz analógica dentro de paquetes digitales o intervalos de tiempo, siendo necesaria la conversión nuevamente a analógica con propósitos de conmutación. El desarrollo ha hecho ahora posible y económico conmutar directamente intervalos de tiempo de entrada al intervalo de tiempo de salida requerido. Con propósitos de encaminamiento, una conversación entrante en un cierto intervalo de tiempo de un sistema MIC necesita conectarse a un circuito de salida, otro determinado intervalo de tiempo en otro sistema MIC. El conmutador digital conmuta una muestra de voz digital en un intervalo de tiempo de entrada al intervalo de tiempo de salida escogido, hacia el siguiente punto en la red telefónica. Ver Figura No. 1.




Figura 1

El abonado se va a conectar a Nueva York; un intervalo de tiempo libre ha de ser seleccionado en el sistema MIC de salida hacia Nueva York (Por ej. el intervalo de tiempo 27).

2. DESCRIPCION DE BLOQUE DEL SELECTOR DE GRUPO DIGITAL (SGD; Digital group selector, DGS)

Un SGD debe ser capaz de trabajar en una red con una mezcla de diferentes principios de transmisión. Debe ser posible conectar tanto enlaces MIC como enlaces analógicos con MDF (Multiplexación por división de frecuencia; Frequency division multiplexing, FDM) o transmisión de frecuencia de voz. Esto influirá en los circuitos que sirven de interfaces entre las líneas y el conmutador. Para comenzar, asumiremos que las líneas conectadas al SGD son todas líneas de frecuencia de voz analógicas. Las diferencias que surgen cuando las líneas son digitales, se discutirán más adelante.

Ambiente analógico

En la Figura 2 se muestra un modelo de SGD en un ambiente analógico. Consiste en los siguientes bloques:

...




Figura 2 : Diagrama de bloque de un selector de grupo digital y control asociado en un ambiente analógico.

Conjuntos de relevo de línea.

Mientras las líneas sean analógicas, los conjuntos de relevo de línea (circuitos troncales de entrada, de salida y de ambas vías; Incomming, outgoing and bothway trunk circuits: ITC, OTC, BTC respectivamente) son de diseño convencional. En este caso no importa que la red de conmutación sea analógica o digital.

Multiplexor MIC

La conversión de señales analógicas a transmisión MIC se lleva a cabo en el multiplexor MIC. El muestreo, la cuantificación y la codificación, se llevan a cabo de la manera normal y la salida hacia el terminal de central es un flujo de bits digital con, en el caso de la CEPT, una velocidad de bit de 2.048 Mb/s dividida en 32 intervalos de tiempo. Esto se aplica a las señales de voz de entrada; para las señales de salida la secuencia es al revés.

Terminal de central

El terminal de central tiene como propósito ordenar los intervalos de tiempo, provenientes de distintos multiplexores MIC, en fase con los intervalos de tiempo de la central. Esto se realiza mediante la amortiguación y colocación de nuevo reloj. Con el fin de optimizar la red de conmutación, se realiza frecuentemente conversión serial/en paralelo y multiplexación de varios sistemas MIC. Si, por ejemplo, ocho sistemas MIC son multiplexados y transmitidos en paralelo en un bus de 8 hilos, la frecuencia original, 2.048 Mb/s, se conserva en cada hilo. El bus transmite sin embargo, 256 los puntos cruzados divididos en el tiempo en la red de conmutación son usados más eficientemente.

Red de conmutación digital

La red de conmutación realiza conmutación entre los buses multiplexados en el tiempo. Consiste en componentes digitales, electrónicos. El uso de éstos multiplexados en el tiempo, combinado con su costo moderado, permite realizaciones prácticas sin ningún o con muy poco bloqueo interno. Como los componentes digitales son de transmisión unidireccional, es decir simplex, se requiere dos trayectos distintos a través de la red para obtener una conexión bidireccional, dúplex.

En la parte 3 se proporciona mayor detalle acerca de la red de conmutación.

Control regional y central

El control del selector de grupo se lleva a cabo con algún tipo de sistema procesador. Como el proceso telefónico es el mismo, sea la red de conmutación digital o analógica, el control de un SGD no difiere significativamente del control de un selector de grupo semielectrónico. Consecuentemente, se pueden utilizar técnicas normales CPA (control por programa almacenado; Stored program control, SPC), donde el control regional se encarga de las funciones frecuentes y simples mientras que el control central se encarga de las funciones más complejas.

Señalización

La señalización entre registradores es manejada por los emisores de código (EC; Code senders, CS) y por los receptores de código (RC; Code receivers, CR) en una forma convencional. Las señales provenientes de otras centrales se extraen de los conjuntos de relevo de línea y se multiplexan en el sistema de control, mientras que señales a otras centrales son inyectadas por el control en los conjuntos de relevo de línea. Se puede usar cualquier sistema de señalización para líneas analógicas.

Ambiente digital

Hasta ahora hemos asumido que sólo líneas analógicas se conectan al SGD. En caso se conecten líneas digitales, sistemas MIC, obtendremos la situación indicada en la Figura 3.




Figura 3 : Diagrama de bloque de un selector de grupo digital y control asociado en un ambiente digital.

Las diferencias esenciales entre esta figura y la número 2 son:

Terminal de línea

Como las señales de entrada ya son digitales, no se requiere conversión analógico/digital, ni el uso de multiplexores MIC completos. En vez de esto, se utilizan terminales de línea simples, los cuales desempeñan funciones de línea de transmisión, así como de alimentación de energía y regeneración. Funcionalmente estos terminales pertenecen al sistema de transmisión MIC.

Señalización

El método de señalización más interesante a ser usado entre centrales digitales, es la señalización por canal común. La información en el canal de señalización, canal 16, puede ser extraída/inyectada directamente por el terminal de central antes de la conmutación, o tomada vía la red de conmutación.

3. LA RED DE CONMUTACION DIGITAL

Componentes

La red de conmutación realiza conmutación entre buses multiplexados en el tiempo. Para que haya conexión entre diferentes intervalos de tiempo en diferentes buses, se requiere tanto conmutación temporal como espacial; conmutación temporal espacial por medio de matrices de puntos cruzados.

Una conexión a través de la red de conmutación implica un intercambio de información entre un canal de entrada y un canal de salida. Este intercambio se logra mediante una cierta secuencia de conmutación temporal y espacial. Como una llamada normal está en progreso durante muchas tramas MIC (en el orden de un millón) esta secuencia deberá repetirse una vez por cada trama MIC durante toda la llamada. Esto requiere un cierto tipo de control cíclico, logrado por memorias de control.




Fig. 4 Conmutador Espacial




Fig. 5 Conmutador Temporal

En las Figuras 4 y 5 se muestran un conmutador espacial y un conmutador temporal con sus memorias de control. El conmutador espacial consiste en una matriz de puntos cruzados, $n \times n$, donde los puntos de cruce individuales consisten en compuertas electrónicas digitales. A cada columna de punto de cruce se le asigna una columna de la memoria de control, la cual tiene tantas palabras F como intervalos de tiempo haya. Las figuras típicas para F son desde 32 hasta 1024. Durante cada intervalo de tiempo, la matriz de puntos cruzados trabaja como una matriz normal dividida en espacios, con disponibilidad total entre los buses de entrada y los de salida, siendo los puntos de cruce controlados por ciertas celdas en la memoria de control. Justo en el cambio entre dos intervalos de tiempo, la memoria de control avanza un paso y durante el nuevo intervalo de tiempo se activa un conjunto completamente diferente de puntos de cruce. Esto continua en forma cíclica de F pasos. Este comportamiento dividido en el tiempo incrementa la utilización de los puntos de cruce en el orden de 32 a 1024 veces, en comparación con un conmutador normal por división en el espacio.

El conmutador de tiempo (Figura 5) consiste en una memoria de voz, donde las palabras MIC son retrasadas en un número arbitrario de intervalos de tiempo (menos que una trama). La memoria de voz es controlada por una memoria de control. La escritura de la información de los intervalos de tiempo de entrada en la memoria de voz, puede ser secuencial y controlada por un simple contador; intervalo de tiempo No. 1 en la celda No. 1, el No. 2 en la celda No. 2, etc., mientras que la lectura de la memoria de voz es controlada por la memoria de control. Esta memoria tiene tantas celdas como intervalos de tiempo haya y durante cada intervalo de tiempo ordena la lectura de una celda específica en la memoria de voz. El retardo efectivo, conmutación en el tiempo, es obviamente la diferencia de tiempo entre la escritura dentro de la memoria de voz y la lectura de la memoria.

Mientras la información en las memorias de control permanece inalterada, la misma secuencia de conmutación temporal y espacial se desarrolla cíclicamente, trama tras trama. Durante la conexión y desconexión de una llamada, esta información es cambiada por el control central y regional.

Las diferentes combinaciones de conmutadores espaciales, E, y temporales, T, dan redes de conmutación con diferentes cualidades. Aquí discutiremos la estructura TET (tiempo-espacio-tiempo; Time-space-time, TST) y una variante de una estructura TE (tiempo-espacio; Time-space, TS), aquí llamado principio de memoria. Para redes muy grandes deben agregarse etapas adicionales, por ejemplo, formando estructuras EETEE (SSTSS) o TEET (TSST).

TET (TST)

En la Figura 6 se muestra el modelo de una red TET. Tiene tres buses de entrada y tres buses de salida, cada uno conteniendo a su vez 32 intervalos de tiempo. En la práctica, los números de intervalos de tiempo son mayores, por ejemplo 216 ó 512, logrados después de la multiplexación y de la conversión serial/en paralelo en el terminal de central, pero esto no influye en el principio de funcionamiento ni en el conmutador. Las cifras más altas tienen que ver con la capacidad requerida y la optimización del costo del conmutador.




Figura 6 : Red de conmutación digital, estructura TET

Para explicar el funcionamiento del conmutador, asumimos, de acuerdo al diagrama, que el sistema de control ordena una conexión entre la entrada A, intervalo de tiempo de entrada asignado No. 2 al bus entrante No. 1, y la salida B, intervalo de tiempo de salida asignado No. 31 al bus saliente No. 3.

Para realizar esto, se necesita encontrar un trayecto libre a través de la red. Esto implica la búsqueda de un intervalo de tiempo interno que esté desocupado, tanto en el lado de entrada A como en el lado de salida B de la matriz espacial. La búsqueda es realizada por el control central. Al hallar el primer intervalo de tiempo vacante, digamos el No. 7, se encuentra este número y las direcciones requeridas, (2, 31 y 1), se envían a las memorias de control MC-A, MC-B, MC-C. Las direcciones se almacenan en la celda No. 7 de estas memorias.

La palabra MIC A se escribe en la celda No. 2 de la MV-A (memoria de voz A) durante el intervalo de tiempo de entrada No. 2. Se almacena allí hasta que llega el intervalo de tiempo interno No. 7. Como los números de intervalos de tiempo de entrada probablemente no coincidan con los números de intervalos de tiempo internos, este tiempo de almacenamiento puede ser cualquiera, desde 0 hasta 31 intervalos de tiempo. Durante el intervalo de tiempo interno No. 7, la dirección hacia la celda No. 2 se envía desde la MC-A y la palabra MIC es leída hacia la matriz espacial. Simultáneamente, la dirección al punto de cruce apropiado (No. 1) se envía desde MC-C y la palabra MIC es conmutada hacia la MV-B requerida. Finalmente, cuando llega el intervalo de tiempo No. 31, la palabra MIC se envían hacia B.

Esta secuencia, que se repite cada trama, crea un trayecto desde A hacia B. Sin embargo, no existe transmisión desde B hacia A, ver Figuras 2 y 3. Para lograr esto, se puede hacer uso de dos métodos. Ya sea que el segundo trayecto se establezca completamente independiente del primero o que ambos trayectos se establezcan en coordinación. El primer método tal vez ofrece un sistema más flexible mientras que el segundo método hace posible ahorrar circuitos (hardware) debido al comportamiento simétrico del conmutador. Con el segundo

método, la búsqueda de los dos trayectos es una sola, mientras que el primer método requiere dos búsquedas por separado.

Una manera especial de controlar las dos trayectos, el de ida y el de vuelta, es el método antifase. Si se encuentra un trayecto libre de A hacia B, durante un cierto intervalo de tiempo, el trayecto de regreso está garantizado media trama más tarde. Al aplicarlo a nuestro ejemplo, obtenemos el trayecto de ida durante el intervalo de tiempo No. 7 y, consecuentemente el trayecto de regreso durante el intervalo de tiempo $(7+32/2) = 23$. El método se combina con una reducción de la memoria de control. La Figura 7 ofrece una explicación del método.





Figura 7 : Estructura TET con método antifase.

En realidad, la memoria de control no tiene la misma información en dos intervalos de tiempo separados, como en la Figura 7. Para ahorrar en la memoria de control, el método antifase toma ventaja de la dirección que siempre está desplazada media trama. Ver Figura 8.



Dirección A → B (durante el intervalo TS 7)

- CMAB-1 Leer de SMA en la dirección dada en el intervalo TS 7 (2).
- CMAB-3 Escribir, vía el conmutador especial, en SMB en la dirección dada en el intervalo TS 7 + 16 = 23 (31)

Dirección B → A (durante el intervalo TS 23)

- CMAB-3 Leer de SMA en la dirección dada en el intervalo TS 23 (31)
- CMAB-1 Escribir, vía el conmutador especial, en SMB en la dirección dada en el intervalo TS 23 + 16 = 7 (2).

Figura 8 : Realización TET del método antifase.

Para desconectar la llamada, el control central ordena que se borre la palabra apropiada en las memorias de control.

El bloqueo creado por la red TET depende, obviamente, de que pueda hallarse un par de intervalos de tiempo vacantes para la transmisión entre los dos conmutadores temporales.

El principio de memoria (TE)

El principio básico del conmutador es una variante de una estructura TE (TS), aquí llamado el principio de memoria. Se hace uso de este nombre, en lugar de TE, porque ninguna conmutación espacial, en el sentido en que usamos la frase anteriormente, se desarrolla en este caso. La Figura 9 muestra el trabajo del conmutador.

Asumamos que el conmutador consiste de 32 buses de entrada/salida, cada uno conteniendo 32 intervalos de tiempo. Se escoge luego la velocidad interna de bit de tal manera que obtenemos $32 \times 32 = 1024$ intervalos de tiempo internos. Se escoge una memoria de control que consiste en 32 bloques, cada uno conteniendo 32 celdas, es decir, un total de 1024 celdas. Consecuentemente, tenemos tantos intervalos de tiempo internos y celdas de memoria de control como conexiones sean requeridas a través del conmutador.




Figura 9 : Red de Conmutación Digital. Principio de memoria (TE)

El funcionamiento del conmutador se basa en una cierta relación entre las celdas de la memoria de control y las salidas. Los 32 bloques de celdas en la memoria de control corresponden a los 32 intervalos de tiempo de salida, mientras las 32 celdas por bloque corresponden a las 32 salidas del conmutador. La memoria de control se explora secuencialmente.

Durante el primer intervalo de tiempo de salida, No. 0, se exploran las 32 celdas del primer bloque, de tal manera que la palabra MIC que va a ser conmutada hacia la salida No. 0 se conecta durante el intervalo de tiempo interno No. 0 controlado por la celda de memoria No. 0, la palabra hacia la salida No. 1 durante el intervalo de tiempo interno No. 1 controlado por la celda de memoria No. 1, etc. Se repite el mismo procedimiento durante el segundo intervalo de tiempo de salida, con la única diferencia que se explora el segundo bloque de memoria en lugar del primero. Esto se lleva a cabo hasta que finalmente todos los 32 intervalos de tiempo de salida (y 1024 internos) han pasado y comienza una nueva secuencia

En la figura se indica una conexión entre la entrada A, intervalo de tiempo de entrada asignado No. 7, y una salida B, intervalo de tiempo de salida asignado No. 31. La palabra MIC A se escribe en la celda No. 7 de la memoria de voz durante el intervalo de tiempo entrante No. 7. Este es almacenado aquí mientras llega el intervalo de tiempo interno No. 1 del intervalo de tiempo de salida No. 31. Durante este intervalo de tiempo interno, la palabra MIC se pasa a B vía un registrador de salida, que principalmente sirve como un almacén intermedio para colocar de nuevo el reloj(re-clocking buffer). El trayecto de regreso, de B hacia A, se ejecuta durante el intervalo de tiempo de salida No. 7, intervalo de tiempo interno No. 0.

Es obvio que el conmutador es estrictamente no-bloqueante (non-bloking). Dada una salida libre, siempre se hallará un trayecto a través del conmutador. Este también se encuentra instantáneamente debido a la relación de arreglo que existe entre la salida y la memoria de control.

Sin embargo, existe una desventaja. Como hemos visto, la velocidad interna de bit es proporcional a la capacidad del conmutador. Un conmutador grande implica alta velocidad de bit interna, la cual requiere memorias con tiempos de acceso muy rápidos. Con la tecnología actual esto resulta en una capacidad máxima de 1500-2000 erlangs de tráfico conmutado.