



UNION INTERNATIONALE DES TÉLÉCOMMUNICATIONS

UIT-T

SECTEUR DE LA NORMALISATION
DES TÉLÉCOMMUNICATIONS
DE L'UIT

G.192

(03/96)

**CARACTÉRISTIQUES GÉNÉRALES DES
CONNEXIONS TÉLÉPHONIQUES
INTERNATIONALES ET DES CIRCUITS
TÉLÉPHONIQUES INTERNATIONAUX**

**INTERFACE PARALLÈLE NUMÉRIQUE
COMMUNE POUR LA NORMALISATION
DES SIGNAUX VOCAUX**

Recommandation UIT-T G.192

(Antérieurement «Recommandation du CCITT»)

AVANT-PROPOS

L'UIT-T (Secteur de la normalisation des télécommunications) est un organe permanent de l'Union internationale des télécommunications (UIT). Il est chargé de l'étude des questions techniques, d'exploitation et de tarification, et émet à ce sujet des Recommandations en vue de la normalisation des télécommunications à l'échelle mondiale.

La Conférence mondiale de normalisation des télécommunications (CMNT), qui se réunit tous les quatre ans, détermine les thèmes d'études à traiter par les Commissions d'études de l'UIT-T lesquelles élaborent en retour des Recommandations sur ces thèmes.

L'approbation des Recommandations par les Membres de l'UIT-T s'effectue selon la procédure définie dans la Résolution n° 1 de la CMNT (Helsinki, 1^{er}-12 mars 1993).

La Recommandation UIT-T G.192, que l'on doit à la Commission d'études 15 (1993-1996) de l'UIT-T, a été approuvée le 19 mars 1996 selon la procédure définie dans la Résolution n° 1 de la CMNT.

NOTE

Dans la présente Recommandation, l'expression «Administration» est utilisée pour désigner de façon abrégée aussi bien une administration de télécommunications qu'une exploitation reconnue de télécommunications.

© UIT 1996

Droits de reproduction réservés. Aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de l'UIT.

TABLE DES MATIÈRES

	<i>Page</i>	
1	Domaine d'application.....	1
2	Introduction	1
3	Définitions.....	1
4	Description générale de l'interface numérique parallèle	2
4.1	Description logique.....	3
4.2	Horloge maîtresse et sa réinitialisation	3
4.3	Synchronisation, intervalles de temps et capacité.....	4
4.4	Procédure de réinitialisation	5
5	Application matérielle	5
5.1	Type de connecteur, attribution des broches et câblage	5
5.2	Circuits pilote et terminaison de la ligne du récepteur.....	5
5.3	Multiplexeur à commande répartie	5
5.4	Temps de propagation des signaux dans les dispositifs	9
	Annexe A – Mise en œuvre de l'interface DPI avec des circuits intégrés de type TTL	9
	Annexe B – Formats de données	12
	B.1 Signaux temporels	13
	B.2 Flux binaire codé	14
	Annexe C – Règles pour l'implantation des «codecs».....	15
	Annexe D – Exemple de configurations de tests effectués par le laboratoire hôte.....	15
	Appendice I – Interface parallèle d'essai du codec vocal à 8 kbit/s de l'UIT-T.....	17
	I.1 Spécialisation de l'interface	17
	I.2 Formats de données	18
	Références	18

RÉSUMÉ

La présente Recommandation définit les spécifications physiques, électriques et logiques d'une interface parallèle numérique à utiliser pour interconnecter les différents dispositifs nécessaires à la normalisation des codecs vocaux considérés par l'UIT-T.

Les formats de données en sortie et en entrée du codeur et du décodeur ainsi que des dispositifs de traitement binaire sont également exposés dans la présente Recommandation.

Enfin, les règles de mise en œuvre des codecs garantiront un interfonctionnement correct des dispositifs connectés avec cette interface.

INTERFACE PARALLÈLE NUMÉRIQUE COMMUNE POUR LA NORMALISATION DES SIGNAUX VOCAUX

(Genève, 1996)

1 Domaine d'application

La présente Recommandation décrit une interface entrée/sortie à 16 bits pour l'interconnexion des dispositifs de test et de référence qui sont utilisés dans les activités de normalisation de l'UIT-T.

2 Introduction

L'histoire de la spécification de l'interface parallèle numérique (DPI) (*digital parallel interface*) remonte aux tests effectués par le CCITT sur les codecs vocaux à bande élargie à 64 kbit/s, qui ont conduit à l'élaboration de l'actuelle Recommandation G.722, fondée sur une interface parallèle similaire. Cette interface, simplifiée, s'emboîtait dans le connecteur mâle à 25 broches utilisé par le laboratoire hôte lors des séances de tests subjectifs du codec GSM (système global de communications mobiles) fonctionnant à débit complet. Cette interface simplifiée a aussi servi à la normalisation de la deuxième génération de systèmes GSM et à la normalisation du codeur vocal à 8 kbit/s de l'UIT-T. Elle est simple à construire et facile à utiliser et, comparée à une interface série, offre un plus facile accès au flux de données pour la surveillance et la mesure des paramètres du codec (temps de propagation, délai, par exemple).

La présente Recommandation est structurée comme suit: on donne d'abord une vue d'ensemble des principes de fonctionnement de l'interface, ainsi qu'une description fonctionnelle des câbles utilisés pour véhiculer les données et les signaux. On considère ensuite les aspects techniques. Enfin, les annexes décrivent des spécialisations de l'interface, comprenant les éléments suivants:

- mise en œuvre de l'interface DPI avec des circuits intégrés de type TTL (*transistor-transistor logic*);
- description des formats de données selon le type de dispositif avec lequel l'interface DPI est employée;
- règles de mise en œuvre du dispositif lorsqu'il s'agit d'un codeur vocal; et
- exemples de configuration de l'interface DPI.

A titre d'information, une description de la spécialisation utilisée par le laboratoire hôte pour son travail sur le codeur à 8 kbit/s de l'UIT-T est donnée en appendice.

3 Définitions

Pour les besoins de la présente Recommandation, les définitions et abréviations suivantes s'appliquent.

3.1 codec: paire codeur/décodeur.

3.2 signal binaire codé: une des représentations possibles du signal au niveau de l'interface parallèle numérique; représente en général le signal à la sortie d'un codeur ou à l'entrée d'un décodeur. Peut aussi représenter une voie de communication.

3.3 CuT: codec sous test.

3.4 DPD: dispositif de traitement numérique.

3.5 DPI: interface parallèle numérique définie dans la présente Recommandation.

3.6 intervalle de temps de l'interface (INTI): intervalle de temps entre deux fronts montants du signal d'horloge. Un intervalle INTI est *marqué valide* lorsque le signal de marquage est à 1 (travail) et *marqué non valide* quand le signal de marquage est à 0.

3.7 LSb: bit le moins significatif (*least significant bit*).

3.8 signal de marquage (marquage): signal à un bit qui indique si les données présentes sur le bus sont valides.

3.9 MSb: bit le plus significatif (*most significant bit*).

3.10 fonctionnement normal: mode de fonctionnement de l'interface pour un traitement normal par les dispositifs. Autre solution: procédure de réinitialisation.

3.11 procédure de réinitialisation: procédure lancée lorsque le signal de réinitialisation est actif pendant 16 intervalles INTI, et qui dure 1616 intervalles INTI au total. Sert à synchroniser tous les dispositifs de la chaîne avec leur état de réinitialisation initial. Cette procédure terminée, l'interface DPI et les dispositifs interconnectés repassent en mode de fonctionnement normal.

NOTE – 1616 intervalles INTI correspondent à 1 ms (16 intervalles INTI) plus 100 ms (1600 intervalles INTI) pour une horloge à 16 kHz.

3.12 réinitialisation (reset): signal actif à l'état bas utilisé pour lancer la procédure de réinitialisation.

3.13 Rx_Clk: signal d'horloge vers l'arrière. Sert à synchroniser les dispositifs quand l'horloge principale se situe dans l'un des dispositifs intermédiaires de la chaîne.

3.14 bit logique: élément du signal binaire codé pour lequel les bits logiques «1» et «0» sont représentés par des mots de 16 bits justifiés à droite.

3.15 mot de synchronisation: élément du signal binaire codé prévu pour la synchronisation et la suppression de trame.

3.16 signal temporel: autre représentation possible du signal au niveau des interfaces DPI; représente en général des échantillons temporels. Intervient nécessairement entre la source de données, le puits de données et les codecs.

3.17 Tx_Clk: signal d'horloge vers l'avant. Signal constant qui fournit le débit de base aux dispositifs interconnectés.

4 Description générale de l'interface numérique parallèle

Normalement, dans une procédure de normalisation d'un codec vocal par l'UIT-T, on applique un ensemble de données numériques d'essai aux différents codecs sous test (Cut) (*codecs under test*). La Figure 1 illustre une configuration d'essai dans laquelle trois dispositifs de traitement numérique (DPD) (*digital processing devices*) sont interconnectés au moyen d'interfaces DPI. Chacun des dispositifs possède une interface d'entrée et de sortie.




FIGURE 1/G.192

Configuration d'essai générique avec utilisation de l'interface DPI

Un ensemble de données numériques d'essai (généralement des signaux vocaux numérisés) est envoyé synchroniquement de la source de données vers le premier dispositif DPD, qui pourrait être la partie codage d'un codec sous test. Les données traitées sont ensuite envoyées dans le format approprié au deuxième dispositif DPD de la chaîne, celui-ci pouvant être un modèle de voie, par exemple. Après traitement par le deuxième dispositif DPD, les données sont envoyées au dernier dispositif DPD, qui pourrait être la partie décodeur d'un codec sous test. Les données en sortie du dernier dispositif DPD sont finalement collectées par le puits de données. Il est à noter qu'il est inutile qu'elles aient le même format aux différents stades d'utilisation de l'interface DPI de la Figure 1.

Un nombre quelconque de dispositifs DPD pourraient en principe être connectés, autorisant ainsi la formation de structures complexes (par exemple pour simuler des codecs placés en série dans deux systèmes numériques cellulaires mobiles différents). On trouvera d'autres exemples d'applications dans l'Annexe D.

L'interface est capable de véhiculer en parallèle jusqu'à 16 bits de données (D15..D0) d'un dispositif (émetteur) à l'autre (récepteur). Les mots de données valides sont identifiés par des bits de marquage.

Un signal d'horloge vers l'avant (Tx_Clk) est transmis en parallèle avec les signaux de données de l'interface. Un signal d'horloge vers l'arrière (Rx_Clk) est aussi disponible pour certaines utilisations. Un signal *réinitialisation* (reset) actif à l'état bas est appliqué pour la synchronisation des dispositifs d'une chaîne.

4.1 Description logique

Les configurations matérielles d'essai peuvent différer selon le processus de normalisation. Toutefois, le format de base des données traversant l'interface DPI est le même. Les données, constituées de mots de 16 bits, sont pointées en entrée et en sortie à une certaine fréquence (16 kHz, par exemple) et marquées comme valides ou non valides par un bit de marquage spécial, conformément aux indications de la Figure 2. La transmission est synchrone dans l'ensemble du montage et le bit de marquage détermine si le dispositif précédent était prêt à envoyer des données.

La Figure 3 représente une structure matérielle technique générique de l'interface DPI. Tous les signaux de données, de marquage et d'horloge sont mis en mémoire tampon dans l'émetteur et le récepteur. Les bits de données et de marquage sont mémorisés dans un registre parallèle durant un intervalle de temps de l'interface. La structure matérielle est indépendante du type de logique utilisé mais doit être de même type dans une paire émetteur/transmetteur interconnectés. Si une terminaison de ligne est nécessaire pour réduire les réflexions du signal, il faut qu'elle corresponde au type de logique choisi (et qu'elle soit si possible conforme à ses spécifications).




FIGURE 2/G.192


Exemple de flux de données possible dans l'interface DPI

Tandis que la Figure 3 montre l'interface du point de vue des deux systèmes interconnectés, la Figure 4 la montre du point de vue d'un dispositif donné. Sur la Figure 4, il est possible de voir où se trouvent l'algorithme, les lignes de données à utiliser, ainsi que de comprendre la façon dont les autres signaux de commande sont acheminés dans le dispositif DPD donné et comment ils le traversent. Trois exemples de configuration de dispositif sont montrés sur cette figure, commentés plus loin au 4.2.

Actuellement, seule une application matérielle de base avec des composants de type TTL a été testée et utilisée, dont la description est donnée à l'Annexe A.

4.2 Horloge maîtresse et sa réinitialisation

Le signal d'horloge utilisé par les dispositifs interconnectés par l'interface DPI ne doit être généré que par un dispositif de la chaîne. Cette horloge maîtresse est fournie par la source de données dans le cas le plus simple. Dans ce cas, seul un signal d'horloge vers l'avant est nécessaire, c'est-à-dire de la source de données vers le puits de données en passant par les dispositifs interconnectés.



T1519680-95/d03

FIGURE 3/G.192

Diagramme de base d'application matérielle de l'interface DPI

Dans d'autres cas, comme le montre la Figure 4, l'horloge maîtresse peut être située ailleurs dans la chaîne. Par exemple, lorsqu'un codec est connecté à une voie réelle, c'est la voie qui doit fournir le signal d'horloge maîtresse et assurer la réinitialisation, et tous les autres dispositifs doivent se synchroniser avec elle. C'est elle qui doit générer les horloges vers l'avant (Tx_Clk) et vers l'arrière (Rx_Clk). Tous les dispositifs doivent être configurés pour se servir du signal Rx_Clk ou Tx_Clk, selon l'emplacement de l'horloge maîtresse. La Figure 4 donne un exemple de configuration.

Il en est de même pour le signal de réinitialisation, qui doit être obtenu par un dispositif à partir de son interface de sortie (pour les dispositifs situés avant l'entité de réinitialisation maître) ou à partir de son interface d'entrée (dispositifs vers l'avant).

4.3 Synchronisation, intervalles de temps et capacité

Les bits de données et de marquage sont pointés en sortie du côté émetteur sur le front montant du signal Tx_Clk et en entrée du côté récepteur sur le front descendant du signal Tx_Clk (voir la Figure 5).

Un «intervalle de temps d'interface» (INTI) (*interface timeslot*) est défini comme une période d'horloge mesurée entre deux fronts montants successifs du signal d'horloge. Seize bits de données, numérotés de D0 à D15, et un bit de marquage sont transmis dans chaque intervalle INTI. Les intervalles INTI sont «marqués valides» quand le signal de marquage est à 1, autrement ils sont «marqués non valides».

Les fonctions de l'interface sont en principe indépendantes de la fréquence d'horloge, qui peut atteindre plusieurs MHz et qui est limitée par les longueurs de câble et les types de circuits intégrés utilisés. Pour les codecs de téléphonie, une horloge à 16 kHz (Tx_Clk) ayant un cycle utile de 50% est utilisée dans la plupart des cas. On a alors en principe une capacité totale de 256 kbit/s (16 bits × 16 kHz).

Si le dispositif maître est situé à l'intérieur d'une chaîne de dispositifs interconnectés, comme sur la Figure 4, alors son interface d'entrée envoie le signal Rx_Clk vers l'arrière. Le dispositif voisin vers l'arrière doit régénérer cette horloge et l'utiliser comme un signal Tx_Clk. En raison de déphasages possibles entre Rx_Clk et Tx_Clk, les bits de données et de marquage doivent toujours être déclenchés par le signal d'horloge Tx_Clk vers l'avant.

4.4 Procédure de réinitialisation

Le signal de réinitialisation *réinitialisation* (*reset*) est un signal de type travail-repos qui a pour fonction de synchroniser tous les dispositifs de la chaîne. En fonctionnement normal, il doit être inactif (il est à 1). Il est appliqué au(x) dispositif(s) adjacent(s) par l'entité maître de la réinitialisation (la source de données ou la voie, par exemple). Pour la procédure de réinitialisation, le respect des étapes décrites ci-dessous garantira la synchronisation souhaitée. La Figure 6 illustre les signaux durant cette procédure.

La procédure de réinitialisation est lancée en faisant basculer le signal de réinitialisation *réinitialisation* (*reset*) à 0 (actif) sur le front montant du signal Tx_Clk (les bits de données et de marquage sont aussi mis à 0).

Chaque dispositif de la chaîne doit recevoir le signal de réinitialisation au niveau de son entrée *réinitialisation* (*reset*) et doit le régénérer et l'émettre au niveau de sa sortie *réinitialisation* (*reset*) (l'entrée et la sortie peuvent dépendre de l'emplacement de l'entité maître de la réinitialisation).

Tous les dispositifs doivent tester le signal de réinitialisation sur le front descendant du signal Tx_Clk (de même que pour les bits de données et de marquage) et démarrer ou continuer leur propre procédure de réinitialisation si le signal *réinitialisation* (*reset*) est actif (0) en cet instant.

Le signal de réinitialisation doit rester actif pendant au moins 16 cycles d'horloge (1 ms pour une fréquence d'horloge de 16 kHz) et doit être basculé en position inactif (1) sur le front montant de Tx_Clk. Cette opération est illustrée par la Figure 6.

La source de données doit attendre exactement 1600 autres cycles d'horloge (100 ms pour une fréquence d'horloge égale à 16 kHz), avant qu'un premier intervalle INTI soit «*marqué valide*»; les premières valeurs de données valides pourront alors être transmises (les premiers échantillons à un codeur vocal, par exemple). Cette durée correspondra au temps, dont disposeront les dispositifs de la chaîne pour s'initialiser correctement et se préparer à traiter les données.

5 Application matérielle

5.1 Type de connecteur, attribution des broches et câblage

Du côté émetteur, il existe un connecteur mâle Sub-D à 25 broches et du côté récepteur le connecteur femelle correspondant. Le Tableau 1 montre l'attribution des broches de l'interface numérique parallèle.

Il est préconisé d'utiliser une stratégie de câblage qui maximise le rejet du bruit. Pour réduire l'influence de ce dernier, il est recommandé d'employer des conducteurs parallèles constitués de paires torsadées, la connexion des broches étant conforme à l'attribution du Tableau 1. Dans ce cas, les fils véhiculant les signaux de marquage, *réinitialisation* (*reset*), Tx_Clk et Rx_Clk seront torsadés avec un fil de terre, sauf dans le cas de câbles plus courts que la normale.


5.2 Circuits pilotes et terminaison de la ligne du récepteur

Du fait que toutes les lignes de données, de marquage, de réinitialisation et d'horloge doivent être commandées par des circuits pilotes alimentés par la même valeur de tension de signalisation, il faut prévoir une terminaison de ligne adaptée permettant de réduire les réflexions. Le type de terminaison dépendra du type de logique choisi. L'Annexe A fournit une spécification pour la logique TTL.

5.3 Multiplexeur à commande répartie

Les circuits de terminaison ne doivent pas être placés à l'intérieur des récepteurs, mais situés à l'extérieur à une ou aux extrémités du câble. On peut ainsi connecter plusieurs récepteurs à une même ligne, sous réserve qu'un seul d'entre eux soit actif en un instant donné, tous les récepteurs étant du type «trois états».


Ces deux caractéristiques réunies (circuits de terminaison externes et tampons à trois états) peuvent servir à réaliser des multiplexeurs et des démultiplexeurs répartis. Cette fonction peut par exemple servir à choisir de façon aléatoire les échantillons de parole utilisés dans les tests subjectifs.



T1519690-95/d04

FIGURE 4/G.192

Exemple d'utilisation du signal Rx_Clk, quand l'horloge principale se situe dans la chaîne de dispositifs (ici dans le modèle de voie)



INTI intervalle de temps de l'interface

FIGURE 5/G.192

Exemple de synchronisation de l'interface




FIGURE 6/G.192

Synchronisation pendant la procédure de réinitialisation (sortie de la source de données)

Des fonctionnalités supplémentaires peuvent être ajoutées à l'interface DPI en utilisant les broches 22, 23 et 24 comme des lignes d'adresse du dispositif, au lieu de les connecter à la terre. Cette configuration étendue permet d'utiliser l'interface comme un simple bus de données. Du fait que les fils de terre sont généralement torsadés avec les fils d'horloge, cette modification peut augmenter le niveau de bruit¹⁾. L'avantage de l'utilisation de lignes d'adresse réside dans la sélection automatique par la source de données de l'un des dispositifs dans une configuration de multiplexage réparti.


Afin d'obtenir une compatibilité aval avec les dispositifs existants, l'adresse 0 doit être définie comme «tous les dispositifs sélectionnés» parce que cette option équivaut électriquement à la mise à la terre des broches 22, 23 et 24. Il existe par conséquent dans une configuration de multiplexage, un espace d'adressage acceptant jusqu'à sept dispositifs différents. La ligne d'adresse A0 est attribuée à la broche 24, la ligne A1 à la broche 23 et la ligne A2 à la broche 22.

¹⁾ Des études complémentaires sur ce sujet sont nécessaires afin de déterminer les conditions d'environnement et de câblage propres à assurer un fonctionnement fiable.

TABLEAU 1/G.192

Attribution des broches pour l'interface parallèle numérique

Broche	Désignation du signal	Broche	Sens	Broche	Désignation du signal	Broche
14	D14	1	→	1	D15	14
15	D12	2	→	2	D13	15
16	D10	3	→	3	D11	16
17	D8	4	→	4	D9	17
18	D6	5	→	5	D7	18
19	D4	6	→	6	D5	19
20	D2	7	→	7	D3	20
21	D0	8	→	8	D1	21
22	marquage terre/A2	9	→	9	marquage A2/terre	22
23	réinitialisation terre/A1	10	terre/→ (←) →	10	réinitialisation A1/terre	23
24	Tx_Clk terre/A0	11	→ terre/→	11	Tx_Clk A0/terre	24
25	Rx_Clk terre	12	←	12	Rx_Clk terre	25
	+5 V/2 Ω	13		13	pas connecté	
interface numérique de sortie connecteur mâle vue du côté broches				interface numérique d'entrée connecteur femelle vue du côté trous		
D15-D0		16 bits de données en parallèle (D15 = MSb; D0 = LSb)				
A2-A0		adresse optionnelle à 3 bits vers l'avant				
marquage		bit supplémentaire à usage spécifique				
Tx_Clk		signal d'horloge vers l'avant				
Rx_Clk		signal d'horloge vers l'arrière				
réinitialisation (reset)		signal de réinitialisation de type travail-repos envoyé à/ou par ce dispositif				
+5 V/2 Ω		tension d'alimentation du circuit de terminaison avec une résistance de 2 Ω en série				
terre/→		connexion à la terre ou ligne d'adresse vers l'avant				



Les lignes d'adresse sont actives en permanence; les dispositifs doivent vérifier la sélection à chaque front descendant du signal Tx_Clk et la source de données doit la changer sur le front montant du signal Tx_Clk d'un intervalle INTI «*marqué non valide*». Les dispositifs non sélectionnés peuvent continuer de fonctionner comme si l'entrée était à la valeur zéro ou juste s'arrêter. Ce point nécessite un complément d'étude.

Lorsque ces lignes véhiculent des bits d'adressage vers l'avant conformément aux indications du Tableau 1, ceux-ci doivent être mémorisés et les lignes doivent avoir des terminaisons comme en ont les lignes de données, de marquage, d'horloge et de réinitialisation. Lorsque cette caractéristique ne sert pas, ces lignes sont directement connectées de l'entrée à la sortie du dispositif.

5.4 Temps de propagation des signaux dans les dispositifs

Les dispositifs qui reçoivent des données en entrée, les traitent puis les remettent en sortie; ils doivent traiter les signaux d'horloge et de réinitialisation conformément à la méthode décrite afin d'assurer un fonctionnement correct de toute la chaîne de dispositifs.

Les signaux d'horloge Tx_Clk et Rx_Clk ainsi que le signal *réinitialisation* (reset) doivent être régénérés à l'intérieur des dispositifs et transmis à l'autre extrémité. Le temps de propagation des signaux à l'intérieur des dispositifs doit être aussi court que possible (par exemple, aussi court que le temps de propagation d'un signal dans deux circuits intégrés SN74LS245, c'est-à-dire au plus 20 ns). Ceci limitera le déphasage entre tous les signaux dans les applications pratiques et simplifiera la synchronisation des dispositifs principaux et associés interconnectés.

Annexe A

Mise en œuvre de l'interface DPI avec des circuits intégrés de type TTL

(Cette annexe fait partie intégrante de la présente Recommandation)

La Figure A.1 illustre l'application matérielle de l'interface DPI du point de vue des dispositifs interconnectés, ceux-ci étant conçus avec des circuits intégrés de type logique transistor-transistor (TTL) (*transistor-transistor logic*).

Tous les signaux de données, de marquage et d'horloge sont commandés par des circuits pilotes TTL simples de type SN74LS245. Un circuit SN74LS273 est aussi utilisé pour le registre parallèle de données. Des types de circuits intégrés équivalents peuvent être employés, mais des précautions doivent être prises dans ce cas.

La tension d'alimentation $5 \text{ V} / 2 \Omega$ fournie par l'émetteur a simplement pour fonction d'alimenter les circuits de terminaison des lignes côté récepteur. Puisque ces circuits sont à l'extérieur de l'interface, le câble ne doit pas être connecté électriquement du côté récepteur.


Un type spécial de terminaison de câble est nécessaire pour limiter les réflexions. Pour des longueurs de câbles comprises entre 2 et 10 mètres, toutes les lignes doivent être terminées à l'extrémité réceptrice par un circuit passif constitué de deux résistances de 330 Ω et 470 Ω respectivement raccordées par +5 V et à la terre. C'est pour cette raison que, sur la Figure A.1, tous les signaux vers l'avant sont terminés à l'extrémité réceptrice, tandis que le seul signal vers l'arrière, Rx_Clk, est terminé côté émetteur.

Pour les courtes longueurs de câble (moins de 2 mètres), la terminaison peut être omise. Pour les câbles très longs (plus de 10 mètres), un circuit peut être nécessaire aux deux extrémités.

L'interrupteur SWI de la Figure A.1 bascule le signal Tx_Clk sur la position vers l'avant quand la partie émetteur d'un dispositif DPD émet vers l'avant et sur la position vers l'arrière quand la partie émetteur émet vers l'arrière par rapport à l'horloge principale. Voir la Figure 4 qui donne des exemples de connexions.

Les signaux *sens* et \overline{G}_R sont générés de façon interne par chaque dispositif DPD de la chaîne. Le signal *sens* indique si le dispositif DPD émet vers l'avant ('0') ou vers l'arrière ('1'). Le signal \overline{G}_R est un signal actif à l'état bas qui définit si le dispositif DPD est activé ou désactivé. Le signal \overline{G}_R est généré à partir du signal d'adresse si le mode bus de l'interface DPI est utilisé. Si ce mode n'est pas utilisé, le câble \overline{G}_R doit être connecté à la terre.

Pour faciliter la compréhension de la description de l'interface, celle-ci est illustrée sur les Figures A.2A et A.2B pour un dispositif DPD donné. La Figure A.2A correspond à une application dans laquelle le dispositif ne fournit pas une horloge maîtresse et sa réinitialisation. Ce dispositif fonctionne vers l'avant lorsque l'interrupteur est en position F et vers l'arrière lorsqu'il est en position B. La Figure A.2B correspond à une application d'interface DPI avec un dispositif d'horloge maîtresse et sa réinitialisation.



T1519730-95/d08

FIGURE A.1/G.192

Diagramme de configuration matérielle de base de l'interface dans le cas où deux dispositifs DPD sont interconnectés – Les lignes d'adresse de la configuration étendue sont optionnelles (voir le corps de la présente Recommandation pour de plus amples détails) – Les signaux $sens$ et \overline{G}_R sont générés par chaque dispositifs DPD de la chaîne





FIGURE A.2A/G.192

Diagramme de configuration matérielle de base de l'interface pour un dispositif DPD donné quand celui-ci n'est pas l'horloge maître sans réinitialisation – Lorsque l'interrupteur SW1 est en position B, le dispositif DPD fonctionne vers l'arrière, et lorsque l'interrupteur est en position F, le dispositif fonctionne vers l'avant



T1519750-95/d10

FIGURE A.2B/G.192

Diagramme de configuration matérielle de base de l'interface pour un dispositif DPD qui est à la fois l'horloge maîtresse et sa réinitialisation – Le dispositif génère pour les dispositifs DPD interconnectés les signaux d'horloge vers l'avant (Tx_Clk) et vers l'arrière (Rx_Clk), ainsi que le signal *réinitialisation* – Le signal Tx_Clk utilisé par le dispositif DPD (reset) horloge maîtresse vient du dispositif DPD précédent, qui a régénéré le signal Rx_Clk pour l'utiliser comme son signal Tx_Clk

Annexe B

Formats de données

(Cette annexe fait partie intégrante de la présente Recommandation)

L'interface DPI est capable de véhiculer diverses structures de données entre différents dispositifs sans changement de spécifications physiques et électriques. Toutefois, différents formats de données et protocoles doivent être définis pour un fonctionnement au niveau des couches supérieures.

Actuellement, seulement deux types de données sont définis: les signaux temporels (représentant par exemple les échantillons vocaux) et les flux binaires codés (représentant par exemple les paramètres du codec). La structure de ces types de données est décrite ci-après.

B.1 Signaux temporels

Les signaux temporels doivent être transportés dans le format décrit ci-dessous à l'entrée d'un codeur ou à la sortie d'un décodeur. On peut ainsi utiliser différentes configurations d'interconnexion.

Les données sont en format de complément à 2 sur 16 bits justifiés à gauche, c'est-à-dire que le bit le plus significatif est toujours le bit D15. Si une résolution binaire b différente de 16 bits est requise, les bits les moins significatifs (16-b) doivent toujours être mis à zéro. Cette représentation des nombres entiers correspond à la convention adoptée par la bibliothèque d'outils logiciels de l'UIT-T, définie dans la Recommandation G.191.

La fréquence d'échantillonnage sera réglée sur 8 kHz dans le cas général des codecs pour la bande téléphonique. Il est à noter que cette fréquence est indépendante de la fréquence du signal d'horloge (Tx_Clk ou Rx_Clk) et la fréquence d'horloge peut même être plus élevée que la fréquence d'échantillonnage (16 kHz pour un codec de téléphonie, par exemple).

Chaque fois qu'un échantillon est véhiculé au moyen de l'interface DPI, le bit de marquage est mis à 1 (travail).

La structure des données d'un échantillon de données est identifiée par un intervalle INTI «*marqué valide*» toujours suivi d'un intervalle INTI «*marqué non valide*». Ceci permet aux dispositifs de traiter les données en temps réel pendant les conversations. Plusieurs intervalles INTI «*marqués non valides*» sur une ligne ne sont autorisés qu'entre des échantillons entièrement traités (entre la fin d'un fichier contenant des signaux vocaux et le début d'un autre), parce qu'à cet instant aucun signal ne sera véhiculé par l'interface DPI. Cette procédure simplifie le traitement des données dans la source et le puits de données. Un complément de structuration de la représentation du signal temporel de l'interface DPI n'est pas nécessaire à ce niveau. Voir les Figures B.1 et B.2.

Conformément à la description précédente, après l'application de la procédure de réinitialisation, le codeur reçoit le premier échantillon de la source de données. Tous les autres échantillons suivent, dans le format de données défini, jusqu'à ce que le traitement de toutes les données soit terminé. La Figure B.1 illustre un flux de données possible où les échantillons ont une résolution de 13 bits.

NOTE – Pour les mesures objectives (exemple: données en bande vocale), la source et le puits de données peuvent être des convertisseurs analogique/numérique ou numérique/analogique. Ces dispositifs utilisent exactement le même format. Celui-ci doit être tel qu'il soit possible de connecter la source directement au puits, par exemple pour effectuer des vérifications matérielles.





FIGURE B.1/G.192

Exemple de signal temporel représentant des données échantillonnées avec une résolution de 13 bits (justification à gauche)



données non valides, à ignorer
 0 repos
 1 travail

FIGURE B.2/G.192

Exemple de signal binaire codé représentant une trame de données constituée de k «bits logiques» et précédée d'un mot de synchronisation et de sa longueur k (toutes ces informations sont justifiées à droite)

B.2 Flux binaire codé

Lorsque les DPD sont des applications de la partie codeur d'un codec, le signal à l'interface DPI de sortie est un flux binaire codé. Il en est de même avec l'interface d'entrée d'un DPD décodeur.

Afin de permettre à l'interface DPI de véhiculer différents formats de flux binaires sans changement électrique ou physique, il est nécessaire de définir un format flexible.

Chaque bit du flux est représenté comme un mot de 16 bits, précédé d'un mot de synchronisation et d'un mot indiquant la longueur de la trame. Cette représentation assure la mise en œuvre du concept de «bit logique», qui permet l'introduction facile de mots de synchronisation dans le flux ainsi que l'utilisation de modèles probabilistes de détection, pour introduire dans les échantillons ou les trames des erreurs de types divers (erreurs aléatoires, en rafale et de suppression de trame).

La définition recommandée pour les «bits logiques» figure dans le Manuel décrivant la bibliothèque d'outils logiciels. Les bits en sortie d'un codeur sont codés comme des mots logiques à 256 niveaux. Un bit «0» est codé comme «bit logique» 0x007F et un bit «1» comme «bit logique» 0x0081. Au niveau du décodeur, les données présentant ces valeurs sont considérées comme correctes, alors que les autres valeurs comprises entre 0 et 255 sont considérées comme des échantillons grevés d'une certaine probabilité d'erreur. L'information (physique) du «bit logique» peut être vue sur le bit le plus significatif des données à 8 bits du «bit logique». Les «bits logiques» compris entre 0x6B21 et 0x6B2F sont utilisés comme mots de synchronisation. Les quatre bits les moins significatifs des mots de synchronisation servent à distinguer les différents types de mots de synchronisation qui peuvent apparaître dans un système. Le mot de synchronisation 0x6B20 est un indicateur de mauvaise trame. Le mot de longueur est toujours justifié à droite et sa valeur dépend de la taille de la trame et du débit du codec. Le mot de longueur d'une trame de 10 ms sera par exemple égal à 80 (0x0050) pour un codec à 8 kbit/s.

La Figure B.2 illustre la structure d'un flux de données binaire codé constitué de k «bits (logiques)» et dont chaque trame est précédée d'un mot de synchronisation et de sa longueur k (toutes ces informations sont justifiées à droite).

Annexe C

Règles pour l'implantation des «codecs»

(Cette annexe fait partie intégrante de la présente Recommandation)

Conformément à la description donnée à l'Annexe B, un nombre indéfini d'intervalles INTI «*marqués non valides*» peuvent être présents à tout moment au niveau de l'interface numérique de sortie de la source numérique de données, ce qui permet de simplifier le traitement des fichiers dans la source et le puits de données. Par conséquent, un codeur de la chaîne ne doit pas se synchroniser avec Tx_Clk (horloge à fonctionnement continu assurant le moyen de transport), mais plutôt avec le bit de marquage arrivant en entrée (voir la Figure 4). Pour chaque bit de marquage reçu, un autre échantillon doit être décalé dans le tampon d'entrée du codeur et traité selon l'algorithme de codage.

La sortie du codeur ne doit transmettre que des trames valides et entièrement codées. Le bit de marquage doit être mis à 1 conformément aux illustrations de la Figure B.2.

Pour assurer un redémarrage correct après la procédure de réinitialisation et pour que le temps de propagation soit minimal, toutes les variables du codeur sont réinitialisées durant cette procédure. La réinitialisation consiste à mettre toutes les variables aux valeurs associées à un signal de valeur 0 en entrée pour un temps infiniment long avant réception du premier échantillon du système de contrôle ou du dispositif de conditionnement. Les éventuelles exceptions à cette règle sont les variables définies par le constructeur comme ayant des valeurs de réinitialisation spéciales au niveau du codeur.

Les dispositifs qui traitent les trames binaires codées (les dispositifs d'insertion d'erreurs, par exemple) peuvent introduire de courts retards de quelques intervalles INTI dans la chaîne de traitement afin de se synchroniser avec le mot de synchronisation du flux binaire.

Comme dans le cas du codeur, le décodeur doit se synchroniser avec le bit de marquage au niveau de son interface d'entrée, traiter le mot et les trames codés qui sont reçus et transmettre son premier échantillon valide quand il est disponible. Avant cet événement, seuls des intervalles INTI «*marqués non valides*» doivent être générés. Le décodeur suppose encore qu'il reçoit une séquence infiniment longue de «silences codés» (séquence d'échantillons de valeur 0) avant réception du premier flux binaire valide après la procédure de réinitialisation. Il existe à nouveau des exceptions à cette règle: ce sont les variables définies par le constructeur comme ayant des valeurs de réinitialisation spéciales au niveau du décodeur. Le décodeur doit s'assurer qu'à l'intérieur d'un stimulus vocal donné (un fichier de signaux vocaux produit par un ordinateur pris comme source de données, par exemple), les données sont transmises en sortie sans blanc entre chaque intervalle INTI (voir la Figure B.1).

NOTES

1 Ce protocole de synchronisation prévoit des mesures en temps réel avec des convertisseurs analogique/numérique et numérique/analogique: évaluation de la qualité des données en bande vocale, par exemple. Le puits de données prend le premier échantillon sortant du décodeur comme réponse au premier échantillon entré dans le codeur.

2 En mesurant l'intervalle de temps entre ces deux instants, il est possible d'estimer le temps de propagation du signal dans la chaîne «*codeur, dispositif de traitement binaire et décodeur*».

Annexe D

Exemple de configurations de tests effectués par le laboratoire hôte


(Cette annexe fait partie intégrante de la présente Recommandation)

En général, dans une configuration de test il existe un système de commande qui envoie des signaux de commande aux dispositifs interconnectés; ce système fonctionne comme une source et un puits de données. Les dispositifs interconnectés peuvent par exemple être un codeur et son décodeur connectés par un modèle physique de voie de transmission réelle. Cette configuration est illustrée par la Figure D.1 a).

Une autre configuration pourrait comporter un dispositif de conditionnement du signal, placé entre le système de contrôle et le codec, assurant le prétraitement des données émises par la source et le post-traitement de celles transmises au puits. Cette configuration est représentée par la Figure D.1 b).


Lors de la mesure des caractéristiques de fonctionnement d'un système pour signaux analogiques, il peut être nécessaire que la source soit un convertisseur analogique/numérique et que le puits soit un convertisseur numérique/analogique. Tel est le cas par exemple dans un système de mesure de données en bande vocale [Figure D.1 c)].

L'interface de la présente Recommandation a été définie de façon à être assez flexible pour s'adapter au large éventail de configurations qui interviennent généralement dans les processus d'évaluation relevant des activités de normalisation de l'UIT-T.




a) configuration sans dispositif de conditionnement du signal

«source et puits de données» vus par le codec



b) configuration avec dispositif de conditionnement du signal

«source et puits de données» vus par le codec



T1519780-95/d13

c) configuration avec une source du signal provenant d'un convertisseur analogique/numérique

FIGURE D.1/G.192

Exemples de configurations de référence pour l'interconnexion de dispositifs utilisant l'interface parallèle numérique – Les cercles représentent les trajets des données dans l'interface et les carrés une interface possible, de haute qualité et spécialisée (comme celle utilisée par le laboratoire hôte dans le codec à 8 kbit/s de l'UIT-T)

Appendice I

Interface parallèle d'essai du codec vocal à 8 kbit/s de l'UIT-T

(Cet appendice ne fait pas partie intégrante de la présente Recommandation)

Il a été décidé d'utiliser une approche entièrement numérique dans les séances effectuées par le laboratoire hôte pour évaluer la qualité vocale subjective des codecs 8 kbit/s retenus au stade de la présélection par l'UIT-T.

Dans la configuration matérielle utilisée par le laboratoire hôte, le «système de commande du laboratoire hôte» (HLCS) (*host laboratory control system*) a été utilisé comme source et comme puits de données. Ce système HLCS envoie des stimuli (phrases tests) par l'intermédiaire d'un «système de conditionnement du signal» (SCD) (*signal conditioning device*) au codeur (parole et voie) mis à l'essai et collecte (signal vocal resynthétisé) la sortie du décodeur (parole et voie). La sélection des stimuli, la commande du dispositif SCD et du dispositif d'insertion d'erreur (EID) (*error insertion device*) ainsi que le choix aléatoire des phrases traitées sont effectués par intervention logicielle dans le système HLCS. Le dispositif d'insertion d'erreur a servi à modéliser la voie radioélectrique.

La Figure I.1 donne une vue générale du système et montre les dispositifs constitutifs de la chaîne de données.

Toutes les interfaces d'entrée et de sortie des codecs mis à l'essai sont entièrement numériques et du même type (Figure I.1).




FIGURE I.1/G.192

Chaîne de données de séance en laboratoire hôte

I.1 Spécialisation de l'interface

Le laboratoire hôte qui effectue les tests de sélection du codec vocal à 8 kbit/s, défini dans la Recommandation UIT-T G.729, s'est servi de l'interface DPI définie dans la présente Recommandation. Toutes les fonctions de cette interface n'étaient pas nécessaires pour les essais de sélection et de caractérisation du codec effectués par le laboratoire hôte.

Pour simplifier l'interface autant que possible, les spécialisations suivantes ont été définies:

- i) un seul émetteur a été connecté à un seul récepteur. Aucun multiplexage réparti n'a été utilisé. Tous les circuits pilotes côté émetteur et côté récepteur étaient activés en continu;
- ii) seul le signal Tx_Clk a été utilisé pour les tests; le signal Rx_Clk n'a pas servi (le dispositif HLCS était l'horloge maîtresse);


- iii) le signal *réinitialisation* (reset) n'est intervenu que vers l'avant (le système HLCS était l'entité maître de la réinitialisation);
- iv) seuls les intervalles INTI «*marqués valides*» donnaient lieu à des données valides. Les bits de données pour les intervalles INTI «*marqués non valides*» ont été mis à «0» côté émetteur et n'ont pas été considérés côté récepteur;
- v) la source et le puits de données étaient simulés par le système HLCS/dispositif SCD (pour le traitement des échantillons de parole) ou des convertisseurs équivalents analogique/numérique et numérique/analogique (pour les mesures objectives des données en bande vocale).

I.2 Formats de données

Signaux temporels. La configuration du laboratoire hôte pour les tests de sélection du codeur à 8 kbit/s utilisait le format temporel entre le dispositif SCD et les codecs sous test.

Signaux binaires. Pour les signaux entre le dispositif EID et les codecs sous test, on a utilisé un format binaire constitué d'un mot de longueur égale à 80 (01010000 en binaire). Ce format est illustré par la Figure I.2. En cas de suppression de trame, le dispositif EID ne remplaçait pas le mot de synchronisation 0x6B21 par 0x6B20, mais il remplaçait tous les «bits logiques» de la trame par 0x0000 afin d'indiquer une perte d'information.

Les deux définitions autorisent le contournement du dispositif EID ou des codecs pour la vérification du bon fonctionnement du système.



données non valides, à ignorer
 0 repos
 1 travail

FIGURE I.2/G.192

Signal voie représentant le flux binaire codé du codec à 8 kbit/s pour une trame vocale de 10 ms

Références

- Recommandation UIT-T G.191 (1993), *Outils logiciels pour la normalisation du codage des signaux vocaux et audiofréquence*.
- Recommandation UIT-T G.729 (1996), *Codage de la parole à 8 kbit/s par prédiction linéaire avec excitation par séquences codées à structure algébrique conjuguée (CS-ACELP)*.